展会信息港展会大全

基于PCI总线数字信号处理机的硬件设计
来源:互联网   发布日期:2011-09-13 12:14:29   浏览:6516次  

导读:基于PCI总线数字信号处理机的硬件设计-PCI总线,DSP,PCI9054...

  摘要:本文介绍了基于PCI总线的DSP数字信号处理板的硬件结构,并具体的讨论了它在设计中的应用方法。

  关键词:PCI总线,DSP, PCI9054。  

  引言 

  以INTEL公司为主推出的PCI总线规范。采用PCI总线设备所具有的配置空间以及PCI总线通过桥接电路与CPU相连的技术使PCI总线具有广泛的适应性,同时能满足高速设备的要求。 

  另一方面,DSP的发展也异常迅速。ADI公司于2001年发布了其高性能TigerSHARC系列DSP的新成员,采用这样系列的芯片,可研制出处理能力更强,体积更小,开发成本更低,性价比更高的信号处理机。并广泛地应用于信号处理、通信、语音、图像和军事等各个领域。 

  TS101S介绍 

  本系统采用美国ADI公司的高性能TigerSHARC 101S作为主处理器,简称TS101S。ADSP TS101S处理支持32bit和64bit浮点,以及8、16、32和64bit定点处理。它的静态超量结构使DSP每周期能执行多达4条指令,进行24个16bit定点运算和6个浮点运算。其内部有三条相互独立的128bit宽度和内部数据总线,每条连接三个2Mbit内部存储块中的一个,提供4字的数据、指令及I/O访问和14.4Gbyte/S的内部存储带宽。以300MHZ时钟运行时,其内核指令周期为3.3ns。在发挥其单指令多数据特点后,ADSP TS101S可以提供每秒24亿次40bitMAC运算或6亿次80bitMAC运算。以300MHz时钟运行时,完成1024点复数FFT(基2)时间仅32.78us。1024点输入50抽头FIR需91.67us。 
ADSP TS101S有强大的链路口传输功能,每个链路口传输速度已达到250Mbyte/S。总的链路数据率达1Gbyte/S(4个链路口),已经超过了外部口的传输速率(800Mbyte/S)。 

  信号处理机的硬件结构 

  系统结构主要包括A/D转换、数据存储、逻辑控制,时钟分配和数据传输五大模块。以DSP为核心处理单元的信号处理机是以PCI插卡的形式直接插入计算机的PCI总线插槽中。信号处理机通过PCI接口芯片与PCI总线连接,其功能是实现PC机与信号处理机之间数据传输和存储。其系统结构图如图1:


图1系统结构图

  其中A/D转换器采用AD公司16位高精度A/D芯片AD976ARS,它是采用电荷重分布技术的逐次逼近型模数转换器,器结构比传统逼近型ADC简单,且不再需要完整的模数转换器作为核心。AD976ARS具有以下特点:

  *它是16位的高精度A/D,可以做到16位不失码。
  *带有高速并行接口。
  *转换速度为200ksps。
  *可选内部或外部的2.5V参考电源。
  *带有片上时钟。

  可直接接运放AD8033输出,其中AD8033是低功耗、高精度的运放,这里接成跟随器模式。转换时钟由CPLD给

赞助本站

人工智能实验室

相关热词: PCI总线 DSP PCI9054

AiLab云推荐
展开

热门栏目HotCates

Copyright © 2010-2024 AiLab Team. 人工智能实验室 版权所有    关于我们 | 联系我们 | 广告服务 | 公司动态 | 免责声明 | 隐私条款 | 工作机会 | 展会港