导读： 1、引言? 雷达回波信号处理算法种类繁多,日新月异,理论上的可行的算法是否可以工程实现,以及实现的实时性如何是一个迫切需要验证和解决的问题。因此,本文介绍了根据课题需要研制的软硬件系统,用于对雷达回波信号进行各种处理算法的工程实现,并检验其有效性和...
1、引言?
雷达回波信号处理算法种类繁多,日新月异,理论上的可行的算法是否可以工程实现,以及实现的实时性如何是一个迫切需要验证和解决的问题。因此,本文介绍了根据课题需要研制的软硬件系统,用于对雷达回波信号进行各种处理算法的工程实现,并检验其有效性和实时性,加快理论成果向工程化的转变。下面对系统软硬件设计调试、同步问题、测试结果等进行简要介绍。
2、系统硬件设计与实现
系统硬件总体布局如图1所示,由雷达信号模拟器、信号处理器和性能评估三部分组成。雷达信号模拟器产生或回放实际采集到的雷达中频/视频回波信号;信号处理器按照设定的算法处理回波信号;性能评估计算机用于评估处理算法的性能。目前,国内对雷达中频/视频回波信号模拟器研究已经较为成熟,通常可分为三种类型,即全硬件实现;微机＋DSP组合;微机＋高速D/A转换卡。第3种组合方式软件更新方便,开发周期短,通用性强,因此系统选用第3种组合方式。其中DA卡选用了ECHOTEK公司的ECTR-GC214-PCI/TS,DMA传输速率达132Mbyte/s,完全满足要求。所设计的信号处理器主要由基于FPGA的时钟和时序控制信号电路板、DSP信号处理主板、高速A/D和D/A子板构成。主板具有信号处理和外围接口扩展的功能,子板通过并行扩展接口接到信号处理主板上,完成数据采集和数据输出的任务。DSP芯片选择TI公司的TMS320C6701,FPGA选用Altera公司的EPM9320LC84-15,数据采集选用Analog公司的AD6640AST芯片,数模转换选用Analog公司的TxDAC9765AST芯片。系统工作原理如下：
图1 系统硬件总体布局
回波信号模拟器的高速DA卡从信号处理器获取90MHz的时钟信号,在微机的控制下产生各种特性的目标回波+杂波信号。由于模拟产生的数据并不能完全替代真实雷达视频数据,因此信号模拟部分还能通过网络回放来自超高速雷达信号实时采集存储系统1．[1]的真实数据。数据通过上变频、DA转换输出的两路正交模拟信号。其中DA转换速度160MSPS,频率最高可上变频至180MHz,带宽最大11.5MHz。为了使系统的其它部分能协调工作,在输出回波信号的同时通过PCI卡同步端口输出同步信号,经信号处理器的时序控制电路产生触发信号,从而协调整个系统的工作。
信号处理器对雷达信号进行采集、AD转换,在DSP中实现各种雷达信号处理算法,并将处理后的雷达回波数据一路经USB接口输出到性能评估计算机进行显示和统计,另一路经数模转换成模拟信号输出,供示波器等测试设备分析。DSP处理器的运行算法,可以通过外置的JTAG接口在DSP的CCS仿真开发环境下实现程序的在线烧写。
性能评估计算机将USB接口送来的32bit雷达数据（前16位I路,后16位Q路）求模,结合信号产生计算机发送的角度数据,以A显和P显的形式显示。同时通过网络接收送处理前的雷达数据、目标信息和杂波信息,与处理后的信息比较分析。这样既可以从虚拟的A显、P显终端作主观判断,也可以通过定量的性能统计作出客观评判。
3、系统软件设计与实现
系统软件组成框图如图2所示。
回波信号模拟器软件包括：自检模块,目标生成模块,杂波生成模块,网络通信模块（与融合中心和性能评估计算机通信）,同步信号和中频/视频信号输出模块。目标生成模块可以生成点目标、环目标和态势目标,其中目标的起始、终止位置、速度、航线、目标强度,均可在交互界面上修改,态势目标的信息从融合中心获取;杂波生成模块根据界面的交互选择,产生不同环境、不同分布特征和强度的杂波数据;数据产生模块实现目标数据与杂波数据的叠加,然后根据需要用插值算法将一个角度的雷达数据扩展为一定长度（小于半个FIFO长）的数据,也可不经过叠加直接从其它系统回放雷达数据。在这几组模块中目标生成模块和DA输出模块运行时间较长,因此程序设计采用了多线程技术,每个模块各占一个线程,线程之间互发消息通信。
信号处理器内处理算法包括经典的滤波、检波、MTI和恒虚警等处理算法[2-5]等,用户可根据需要更新烧录程序。显示和性能统计软件包括：数据和角度整理模块,网络通讯模块（与信号产生计算机和融合中心）,A显P显模块和性能统计模块。其中角度计算模块通过天线扫描角范围和嵌入在回波数据的起始标记计算当前天线的角度;性能统计模块包括对虚警率和漏警率的统计。下面简要介绍两个主要模块。
图2 系统软件组成框图
3.1 信号输出模块该子程序实现中频/视频信号的不间断输出,信号输出流程图如图3所示。为了达到连续输出的目的,启动FIFO定长中断,当FIFO内数据少于所定义长度LEN时,进入中断子程序。通过PCI接口向FIFO内写入LEN长的数据,从而连续输出信号。
图3 信号输出流程图
3.2 性能统计模块
为了评估处理性能,不但设计了直观的虚拟P显和A显,还设计了客观的性能统计模块。该模块利用环状目标检验处理器的性能,主要衡量指标有虚警率和漏警率。在信号产生计算机产生具有特定分布的杂波和一系列目标信号并统计信噪比。为了便于分析,目标类型为点目标,并且目标均匀分布在最大量程距离内。性能评估计算机通过网络接收这些杂波和目标信息,通过与检测后的数据对比,从而确定给定输出条件下虚警率和漏警率。性能统计具体流程图如图4。
图4 性能统计流程图
4、系统同步问题的解决
系统从信号的输出、处理,到信号的显示统计能协调运作,主要通过四项措施解决：1）通过FPGA和高速DA卡的同步信号产生其它两路的触发脉冲;2）通过网络发送天线扫描范围的信息;3）合理控制数据产生线程运行时间,使之在两次中断之间完成;4）合理控制数据处理中数据长度,保证系统的准实时性。
如图3所示,在向ECTR-GC214-PCI/TS的FIFO搬移数据之前,将其中的同步寄存器置1,输出低电平;数据搬移完成后,同步寄存器置零,输出高电平。这样每发送一个角度的数据均有一个负脉冲与之对应,数据处理器中的AD板在该触发信号的作用下定长采集。考虑到回波数据每次在DSP中处理长度为0.5倍FIFO长,所以数据处理器的DA板相对于AD板有一定的延迟,因此送往融合中心和显示评估部分的触发信号应用相应的补偿。对于送往融合中心的触发采用FPGA精确控制对应的延迟时间;而往显示评估部分的同步信息,通过在每一角度的回波数据前加一个起始标志实现。
对于角度信息,很多文献采用串口传送,如文献1．[6]。但串口传输速度慢,波特率通常为9600,而目前的网络速度通常为100Mbps。当系统不仅要求角度信息,为了达到性能评估的目的,还需原始的目标信息和杂波信息,此时采用网络传输较为合适。
在信号模拟器中,往DA卡FIFO搬移数据通过DMA实现不占用CPU时间,而且两次中断之间有一定时间间隔,其间需要完成数据产生线程的工作,产生下一角度的杂波+目标数据,如图3所示。当产生的数据量较小时,杂波数据和目标数据均能在预计时间内完成;如果需要每次填充半个FIFO长的数据,杂波数据子模块不能按期完成。因此,在设计中采用了插值算法,使之既能满足一定的距离分辨率,又能缩短杂波数据产生 的时间,从而信号模拟器能连续生成符合要求目标回波信号。
同样,在信号处理器中由于很多信号处理、信号检测算法运算过程复杂,占用时间长,不能保证DSP能在一个扫描角度时间内处理好数据。这时要求降低数据率,可用方法有：减少距离波门、降低距离分辨力或降低每周角度数,具体设置可以通过联机反复调试确定。
5、系统测试与结果
图5为对某型雷达回放视频信号处理后的直观显示结果,其中右上为从网络接收的原始回波数据。在雷达信号处理器中完成滤波、检波、恒虚警等算法处理。尽管与实际的信号处理器有一定的差距,但作为完成教学和科研过程中对各种先进雷达信号处理算法的实验、验证已满足设计要求,经使用表明该系统解决了如下问题：
（1）不仅可以精确回放实际雷达数据,还能产生一定特征的目标和杂波;
（2）为实现各种雷达信号处理算法提供了方便的硬件平台,用户只需通过JTAG接口在仿真环境下烧录程序;
（3）实现的处理结果的直观显示和定量统计。
图5 处理后的P显A显图
6、结论
本文建立了雷达回波信号模拟、处理和显示实验平台,通过修改信号模拟器和信号处理器的部分软件就能适应多种体制的雷达信号处理实验,系统具有很强的通用性,如水声信号、光信号等。
