数字信号处理器在统一潮流控制器实验装置中的应用
数字信号处理器在统一潮流控制器实验装置中的应用
作者：佚名 文章来源：不详 点击数： 更新时间：2008-9-24 9:40:48
谭伟璞1 贺仁睦2 杨以涵2
1.哈尔滨工业大学，150001 哈尔滨 2.华北电力大学，100085 北京 3.哈尔滨工业大学，150001 哈尔滨
1 概述
统一潮流控制器，由于其功能的全面而受到人们极大的关注。许多科研机构、高等院校投入了大量的人力物力，进行统一潮流控制器实验装置的开发研究。统一潮流控制器的实验装置同其他电力电子设备相比有两个显著的特点：
(1)要求检测处理的变量多
图1是统一潮流控制器实验装置的原理图。它的并联侧逆变器担负着与系统进行无功交换并根据串联侧逆变器的工况进行有功吞吐以保证直流耦合电容电压基本恒定的任务。需要检测处理的变量不仅有系统电压、逆变器的输出电压，还有直流电容的电压。
图1 统一潮流控制器实验装置原理图
Fig.1 System structure of UPFC experimentation device
它的串联侧逆变器通过向系统插入一幅值和相位都可调的电压，既有可控串补的作用，也有端电压调节的作用，还有移相的作用。需要检测处理的变量不仅有系统电压和逆变器的输出电压，还有系统中的电流。
处理上述电压和电流信号时，不仅有它们的幅值，还有频率以及相位。如果再加上控制目标规定的有功、无功等参量，则需要处理的变量就非常多。
(2)计算工作量非常繁重
在检测控制过程中要进行大量的微分、积分、乘方、三角函数等运算甚至数字滤波，因而对微处理器的运算处理速度提出了极高的要求。
对于待处理变量如此繁多的统一潮流控制器实验装置的控制系统，若采用普通微处理器，由于其本身指令系统的局限性，所需指令数目多、指令周期长，势必会大大加长一次采样控制所需的周期，因此难以保证整个实验装置的控制需要。
为了保证控制算法对运算能力的要求，满足系统控制速度的需要，在统一潮流控制器的实验装置中，采用数字信号处理器芯片作为控制单元的核心。实验装置设计的应用条件是：当系统处于稳定运行状态时，控制器的串联侧逆变器通过向系统插入电压vse对系统进行可控串补、移相和端电压调节这3种基本功能的调节作用。插入电压vse对系统的调节范围为：当用于可控串补时，补偿度s的范围为0%～30%；当用于移相时，移相角度α的范围为0°～10°；当用于端电压调节时，插入电压vse的范围为系统电压的0%～20%。控制器的并联侧逆变器以保持直流电容电压Uc恒定为目标，根据Uc的幅值变化调整vsh相对于系统电压vi的相位。
2 DSP的功能特点
数字信号处理器，简称DSP(Digital Signal Processor)，是一种特别适合于数字信号处理的微处理器。它的最大特点是速度快、精度高、稳定性好，是为实时地实现各种数字信号处理和其它精密计算的应用而精心设计的，并为这些应用提供了如快速傅立叶变换、数字滤波、频率合成、相关及卷积等信号处理算法的极好工具。
DSP芯片选用的标准一般是综合性能和价格两方面的指标。本文选用的是性能价格比很高的第三代产品TMS320C31芯片。TMS320C31是一种浮点式芯片，工作频率一般为40MHz或50MHz。取40MHz时，它的指令周期为50ns，每秒执行的百万条指令数MIPS为20，每秒执行百万次浮点操作数MFLOPS为40。就是说，TMS320C31芯片可以在一秒钟内执行20M条指令，进行40M次浮点操作；在1μs内可执行20条指令，进行40次浮点操作。TMS320C31芯片共有132针。其中数据线32位，地址线24位，电源及晶振时钟线49位，其余为各种控制标志线。
TMS320C31还具有丰富的指令系统，共113条，分为6大类。TMS320C31丰富的指令系统为DSP灵活的程序控制及流水线操作等功能提供了保证，为DSP的硬件优势能得以充分发挥奠定了基础。
2.1 DSP控制系统的基本结构
对于任何一个微机控制系统，若想使其具备优良的性能，必须将系统的硬件电路与软件程序很好地结合起来，以充分发挥系统的硬件结构优势和指令系统特长。图2是统一潮流控制器实验装置控制电路的基本结构框图，主要由6部分组成。采用这样的电路设计原则是为了充分发挥TMS320C31芯片固有的软、硬件特点。本文着重介绍采用TMS320C31与采用其它微处理器的不同之处。
图2 控制电路的基本结构框图
Fig.2 Basic structure of control circuit
EPROM对于任何微机控制系统都是必不可少的，但是EPROM的速度较慢，如果在程序运行过程中不断地从EPROM读取指令和数据，必然会大大降低整个控制系统的工作速度，从而难以发挥DSP的速度优势。
因此，根据TMS320C31内部具有固化引导程序的特点，设计了慢速EPROM与快速RAM相结合的硬件结构。采用存取时间约为200ns的27C512EPROM，存储空间为8×512k，存放着源程序及初始化的数据，用8片CY7C199构成32×256k的高速RAM存储区，利用TMS320C31的引导程序，将EPROM中的内容移到高速RAM区运行。
CY7C199的存取时间约为20ns，所以无需采取任何附加措施，只要在逻辑电路中将相应的数据线、地址线和译码信号连接好就可正常工作。这样，在程序运行过程中，DSP不再从EPROM读取指令和数据，而是在DSP复位后程序开始执行时，自动将低速EPROM中存放的程序和数据搬至高速RAM区。程序开始运行后，程序码和数据始终是在DSP和高速RAM间传送，而EPROM不再参与。
为了使系统的硬件与软件更好地配合，根据DSP指令系统的特点，还可以采用以下一些编程技巧。如：利用单指令重复或块指令重复，可有效地缩短指令长度，提高程序效率；利用并行指令，可增加在一个机器周期内执行的操作次数；利用TMS320C31的内部RAM，可在一个机器周期内取两个操作数；利用TMS320C31的高速程序缓存Cache，可缩短取指令时间，大大加快程序的运行速度。
系统中的A/D转换芯片采用的是转换周期为10μs的AD1674，12位数据线，双极性输入方式，正常工作时需要的指令脉冲宽度约100ns。对于类似于AD1674这样的外部器件，由于在DSP的一个指令周期中难以完成一次指令操作，所以必须在它们接收到指令进行指令操作时，向DSP发出一个中断信号，请求DSP暂停发出下一个指令，处于等待状态，直到它们完成自己的指令执行。因而，在DSP控制系统的逻辑电路中，与其它微处理器控制电路最大的不同点就是为这些速度稍慢的芯片设计等待状态发生逻辑电路。
2.2 DSP控制系统的等待状态逻辑电路
DSP控制系统的等待状态发生逻辑电路，其等待时间的长短是以等待状态数为单位的,即需要等待几个DSP的指令周期。它是以DSP的指令周期为基值，按外部芯片的存取时间(即外部芯片从接受指令到完成指令所需的时间)来确定的。外部芯片的存取时间与逻辑电路的等待状态数的关系见表1。
表1 芯片的存取时间与所需等待状态数的关系
Tab.1 The relation between operation time and waiting number
等待状态发生器的基本逻辑电路如图3。图中的等待请求信号可直接取自芯片的片选信号。如果外部芯片需要更多的等待状态，则可以将图3级联下去。有些等待状态也可以由软件设计来实现。
图3 等待状态发生逻辑电路
Fig.3 Waiting requisition logic circuit
2.3 DSP的数据格式
TMS320C31与其它微机控制系统的不同之处还有它的浮点数据格式。IEEE标准定义了4种浮点格式：单精度浮点格式、扩展单精度浮点格式、双精度浮点格式和扩展双精度浮点格式。在DSP芯片中普遍采用的是单精度浮点格式。IEEE的单精度浮点格式如图4。浮点数总长32位。其中：s为符号位，位于第31位。s＝0，表示该浮点数为正；s＝1，表示该浮点数为负。e为指数位，位于第23～30位，共8位，为无符号数，取值范围为0～256。f为分数，位于第0～22位，共23位，为无符号数。
图4 IEEE的单精度浮点数格式
Fig.4 IEEE single precision floating point format
TMS320C31采用的DSP浮点格式与IEEE的标准略有不同，见图5。它的指数位、符号位和分数位的长度同IEEE标准的格式一样，但指数位和符号位的具体位置是不一样的。符号位位于第23位，指数位位于第24～31位。指数位为二进制补码，取值范围为－128～127。
图5 DSP的单精度浮点数格式
Fig.5 DSP single precision floating point format
DSP的单精度浮点数x用s、e和f表示时，它的值为：
如果：s＝0，
则
x＝01.f×2e (1)
如果：s＝1，
则
x＝10.f×2e (2)
设有两个以DSP单精度浮点格式表示的数：
x1＝03700000H，x2＝03900000H。x1和x2分别表示的十进制数为：
x1：e＝03H＝3，s＝0，f＝700000H
x1＝01.111×23b＝01111b＝15
x2：e＝03H＝3，s＝1，f＝100000H
x2＝10.001×23b＝10001b＝－(01111b)＝－15
图6为DSP单精度浮点格式所能表示的最大正数、负数和最小正数、负数。
图6 DSP的单精度浮点格式表示的数的范围
Fig.6 The range of DSP single precision floating point format
在DSP的这种单精度浮点格式中，0是用如图7格式转换值表示的。
图7 DSP的单精度浮点格式表示的0
Fig.7 Zero in DSP floating point format
从图6可以看到，DSP单精度浮点格式中的指数代表的是分数放大、缩小的倍数。当e的值一定时，若浮点数x1和x2的分数为f1和f2，且f1和f2表示无符号数，则当s分别取0或1时，都有下列关系存在：
若x1>x2 则f1>f2
这个规律对于设计DSP与A/D转换器等外部芯片的数据接口非常有帮助。
2.4 DSP与外部芯片的数据接口
以本控制系统中的A/D1674为例，它的转换输出数据y为12位，工作在双极性输入信号模式时，对应于最大正输入信号V＋max的转换输出Y＋max为FFFH，对应于最小正输入信号V＋min的转换输出Y＋min为800H，对应于最大负输入信号V－max的转换输出Y－max为7FFH，对应于最小负输入信号V－min的转换输出Y－min为000H。
对于A/D转换器的任意两个正输入信号V1和V2，它们所对应的无符号数转换数据y1和y2有如下关系存在：
若V1>V2，则y1>y2，且y1和y2的最高位D11为1。
对于A/D转换器的任意两个负输入信号V1和V2，它们所对应的无符号数转换数据y1和y2也满足关系：
若V1>V2，则y1>y2。只是这时y1和y2的最高位D11为0。
对比前面总结的DSP单精度浮点数格式表示正、负数的规律，可以看出A/D转换器的转换输出数据与DSP浮点表示数的分数，作为无符号数时表示数值大小的变化规律是一样的，差别只在于y的最高位反映出的正负与x的符号位s反映的正负相反。由此，可设计这样一种A/D转换芯片与TMS320C31的数据接口方式。这种接口方式有3个问题要解决：
(1)A/D转换器的12位数据线与TMS320C31的哪些数据线相连?
(2)TMS320C31的数据线是32位，A/D转换器的数据线是12位，TMS320C31余下的数据线怎么处理?
(3)怎样使A/D转换器的转换输出数据与TMS320C31通过接口读入的以DSP的数据格式表示的数在数值上相等?
本实验装置的控制逻辑电路中，A/D转换器转换数据输出线的低11位D10～D0，由高到低与TMS320C31数据线的D22～D12一一相连；A/D转换器转换数据输出线的最高位D11反相后接TMS320C31数据线的符号位D23;而TMS320C31数据线的D11～D0位则在读取数据时直接置成0。
这样连接后，设有A/D转换器的转换输出数据y的二进制表示为：
y＝D11D10D9D8D7D6D5D4D3D2D1D0 b
当D11＝1时，y的值为：
y＝∑Dn×2n ，其中n＝0～10
TMS320C31读入的数据x为：
x＝01.D10～D0×2eb＝(y＋211)×2e－11
当D11＝0时，y的值为：
y＝－(211－∑Dn×2n)，其中n＝0～10
TMS320C31读入的数据x为：
x＝10.D10～D0×2nb＝(y－211)×2e－11
若让TMS320C31读入的数据与y的值相符，还需两个步骤：①当TMS320C31发出读取指令时，先将数据线的指数位置为11(即0CH)，②当TMS320C31读取数据后需做加(对于负数)、减(对于正数)211的修正计算。
TMS320C31与A/D转换器A/D1674数据接口的实现电路如图8。图中TMS320C31的指数位也可在TMS320C31发出读取指令时置成0，相应的修正可通过程序软件来执行。
图8 TMS320C31与A(D1674的数据接口
F
[1] [2] 下一页
网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）
